IN THE U.S. PATENT AND TRADEMARK OFFICE

Applicant(s):

SHIMADA, Toshiaki

Application No.:

Group:

Filed:

March 12, 2001

Examiner:

For:

VARIABLE LENGTH CODING UNIT AND VARIABLE LENGTH DECODING

UNIT

LETTER

Assistant Commissioner for Patents Box Patent Application Washington, D.C. 20231

March 12, 2001 1163-0332P

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55(a), the applicant hereby claims the right of priority based on the following application(s):

Country

Application No.

<u>Filed</u>

JAPAN

2000-119999

04/20/00

A certified copy of the above-noted application(s) is(are) attached hereto.

If necessary, the Commissioner is hereby authorized in this, concurrent, and future replies, to charge payment or credit any overpayment to deposit Account No. 02-2448 for any additional fees required under 37 C.F.R. 1.16 or under 37 C.F.R. 1.17; particularly, extension of time fees.

Respectfully submitted,

BIRCH, STEWART, KOLASCH & BIRCH, LLP

By:

CASTELLANO No. 35,094

Falls Church, Virginia 22040-0747

Attachment (703) 205-8000 /smp

SHIMADA, 10501ax March 12, 2001 PSKP 703.205.8 1(63-0332)

日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed ith this Office.

出 願 年 月 日 Date of Application:

2000年 4月20日

類番号 oplication Number:

特願2000-119999

顧 人 licant (s):


三菱電機株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 1月 5日

特 許 庁 長 官 Commissioner, Patent Office





特2000-119999

【書類名】

特許願

【整理番号】

523201JP01

【提出日】

平成12年 4月20日

【あて先】

特許庁長官殿

【国際特許分類】

H04N 7/30

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

嶋田 敏明

【特許出願人】

【識別番号】

000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】

100066474

【弁理士】

【氏名又は名称】

田澤 博昭

【選任した代理人】

【識別番号】

100088605

【弁理士】

【氏名又は名称】

加藤 公延

【手数料の表示】

【予納台帳番号】

020640

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 可変長符号化装置および可変長復号装置

【特許請求の範囲】

複数の画像信号からなるブロックのデータをスキャンの順序 【請求項1】 に従って連続する無意係数の個数と有意係数の値との組み合わせデータに変換す るランレングス変換部と、連続する無意係数の個数と有意係数の値との組み合わ せデータに応じたアドレス上に、その組み合わせデータに応じた可変長符号化コ ードとその可変長符号化コードの符号長とを記憶したテーブルメモリと、上記ラ ンレングス変換部により変換された連続する無意係数の個数と有意係数の値との 組み合わせデータに応じて上記テーブルメモリから可変長符号化コードとその可 変長符号化コードの符号長とを読み出し、その読み出した可変長符号化コードを その読み出した符号長に応じて切り出して可変長符号化する可変長符号化部と、 上記可変長符号化部により可変長符号化された可変長符号化データを隙間なく順 次記憶するバッファメモリと、上記バッファメモリに可変長符号化データが所定 ビット数分記憶された場合にその所定ビット数分ビットシフトするシフタと、上 記シフタにより所定ビット数分ビットシフトされた可変長符号化データを出力す るデータ出力部と、上記各部または一部を起動制御するプロセッサとを備えた可 変長符号化装置。

【請求項2】 テーブルメモリは、1ワードLビット幅(Lは任意の自然数)を有し、最大mビット以下(mは任意の自然数)の可変長符号化コードをLビット幅の最上位ビット側から詰め、かつnビット(nは任意の自然数でL=m+n)の可変長符号化コードの符号長をLビット幅の最下位ビット側に詰めたことを特徴とする請求項1記載の可変長符号化装置。

【請求項3】 可変長符号化部は、1ワードLビット幅のテーブルメモリから最下位ビット側のnビットの可変長符号化コードの符号長を読み出し、最上位ビット側から可変長符号化コードをその読み出した符号長分切り出す可変長符号化データ切り出し部を備えたことを特徴とする請求項2記載の可変長符号化装置

【請求項4】 テーブルメモリは、mビットに満たない可変長符号化コード

の末尾に無意ビットを付加してmビットのデータにしたことを特徴とする請求項 1記載の可変長符号化装置。

【請求項5】 プロセッサは、発生頻度が低い事象である場合には、その事象に応じた固定長符号化コードを符号化処理することを特徴とする請求項1から請求項4のうちのいずれか1項記載の可変長符号化装置。

【請求項6】 プロセッサは、一連の可変長符号化処理の一部を行うことを 特徴とする請求項1から請求項5のうちのいずれか1項記載の可変長符号化装置

【請求項7】 受信したビットストリームを記憶するビットストリームレジ スタと、複数の画像信号からなるブロックのデータをスキャンの順序に従って連 続する無意係数の個数と有意係数の値との組み合わせに対応した可変長符号化コ ードの符号長を記憶したテーブルメモリと、上記ビットストリームレジスタから 所定ピット数分読み出すデータ読み出し部と、上記データ読み出し部により読み 出したデータに基づいて上記テーブルメモリのアドレスを生成するアドレス生成 部と、上記テーブルメモリから上記アドレス生成部により生成されたアドレスの データを読み出し、そのデータから連続する無意係数の個数と有意係数の値と可 変長符号化コードの符号長とを切り出して可変長復号する可変長復号部と、上記 ビットストリームレジスタのデータを上記可変長復号部により切り出された可変 長符号化コードの符号長分シフト演算して可変長復号された可変長符号化コード 分のデータを破棄するシフタと、上記ビットストリームレジスタに所定ビット数 分以上の空きがある場合にそのビットストリームレジスタに受信したビットスト リームを隙間なく挿入するビットストリーム取り込み部と、上記可変長復号部に より可変長復号された連続する無意係数の個数と有意係数の値とに応じてスキャ ンの順序に従って複数の画像信号からなるブロックのデータを生成する画像信号 生成部と、上記各部または一部を起動制御するプロセッサとを備えたことを特徴 とする可変長復号装置。

【請求項8】 テーブルメモリは、相手局との相互接続する際に使用される符号化方式に従い、連続する無意係数の個数と有意係数の値と可変長符号化コードの符号長とのビットフィールドを変えたデータを記憶することを特徴とする請

求項7記載の可変長復号装置。

【請求項9】 シフタは、ビットストリームレジスタのデータを最上位ビット側にシフト演算して、ビットストリーム取り込み部は、そのビットストリームレジスタの空きのうちの最上位ビット側からビットストリームを隙間なく挿入することを特徴とする請求項7または請求項8記載の可変長復号装置。

【請求項10】 ビットストリーム取り込み部は、所定ビット数分のビットストリームをビットストリームレジスタに挿入することを特徴とする請求項7から請求項9のうちのいずれか1項記載の可変長復号装置。

【請求項11】 ビットストリームレジスタは、1ワードNビット幅(Nは任意の自然数)を有し、ビットストリーム取り込み部は、そのビットストリームレジスタにビットストリームを挿入した際に、有意ビットがNビットに満たない場合は、その挿入したビットストリームの末尾に無意ビットを付加して1ワードNビット幅のデータとすることを特徴とする請求項7から請求項10のうちのいずれか1項記載の可変長復号装置。

【請求項12】 プロセッサは、固定長符号化コードを復号処理することを 特徴とする請求項7から請求項11のうちのいずれか1項記載の可変長復号装置

【請求項13】 プロセッサは、一連の可変長復号処理の一部を行うことを 特徴とする請求項7から請求項12のうちのいずれか1項記載の可変長復号装置

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、動画像での可変長符号化装置および可変長復号装置に関するものである。

[0002]

【従来の技術】

図12および図13は例えば特開平5-75477号公報に示された従来のハフマン符号化装置および復号化装置を示すブロック図であり、図において、1は

情報源記号を供給する情報源、2は情報源記号を記憶するメモリである。3は情報源記号の生起確率を計算する確率計算量子化回路、4は小さい値の生起確率を加算する演算回路、5は加算された生起確率の平均値を演算する演算回路である。6はハフマンテーブルを生成するハフマンテーブル生成回路、7は情報源記号をハフマンテーブルに基づいてハフマン符号化するハフマン符号器、8はハフマン符号化系列と小さい値でない生起確率を伝送路に送付するマルチプレクサである。

11は伝送路から送付されたハフマン符号化系列と小さい値でない生起確率を 分離するディマルチプレクサ、12はハフマン符号化系列を記憶するメモリであ る。13は小さい値でない生起確率の和と1との差を演算する演算回路、14は 演算回路13による演算値の平均値を演算する演算回路である。15はハフマン テーブルを生成するハフマンテーブル生成回路、16はハフマン符号化系列をハ フマンテーブルに基づいてハフマン復号するハフマン復号器である。

[0003]

次に動作について説明する。

まず、図12を参照しながらハフマン符号化装置の動作について説明する。

確率計算量子化回路3は、情報源1から供給された情報源記号の生起確率を計算する。計算された生起確率のうち、小さい値の生起確率P(C)からP(E)は演算回路5に供給され加算される。演算回路5は、演算回路4の出力の平均値を演算して、伝送確率P1(C)からP1(E)をハフマンテーブル生成回路6に出力する。ハフマンテーブル生成回路6は、確率計算量子化回路3から供給された小さい値でない生起確率P(A)、P(B)と演算回路5から供給された伝送確率P1(C)からP1(E)に応じてハフマンテーブルを生成する。ハフマン符号器7は、ハフマンテーブル生成回路6により生成されたハフマンテーブルを参照して情報源記号をハフマン符号化する。マルチプレクサ8は、ハフマン符号器7から供給されたハフマン符号系列と、小さい値でない生起確率P(A)、P(B)を伝送路に送付する。

[0004]

次に、図13を参照しながらハフマン復号化装置の動作について説明する。

ディマルチプレクサ11は、伝送路から送付されたハフマン符号系列と小さい値でない生起確率P(A)、P(B)とに分離し、ハフマン符号系列はメモリ12に記憶し、生起確率P(A)、P(B)は演算回路13とハフマンテーブル生成回路15に出力する。演算回路13は、供給された生起確率P(A)、P(B)の和と1との差であるP(SUM)=1-{P(A)+P(B)}を演算し、その結果を演算回路14に供給する。演算回路14は、供給された演算結果P(SUM)から小さい値の伝送確率P1(C)からP1(E)を演算により求める。すなわち、この場合P1(C)=P1(D)=P(E)=P(SUM)/3の平均値演算を行い、伝送確率P1(C)からP1(E)を全て同じ伝送確率にする。ハフマンテーブル生成回路15は、情報源記号の生起確率P(A)、P(B)と演算回路14にて演算された伝送確率P1(C)からP1(E)に応じてハフマンテーブルを生成する。ハフマン復号器16は、ハフマンテーブル生成回路15により生成されたハフマン復号器16は、ハフマンテーブル生成回路15により生成されたハフマンテーブルに基づいて、メモリ12からハフマン符号系列を読み出してハフマン復号を行い、情報源系列を出力する。

[0005]

図14は例えば特開平8-256266号公報に示された従来の画像符号化装置を示すブロック図、図15はその符号化部の詳細を示すブロック図であり、図において、22は入力画像信号21から対象物画像を分離・抽出して、対象物画像情報23を出力する対象物抽出部、24は複数個の符号化手法の中から入力された対象物画像情報23に適した符号化手法を選択し、選択信号25を出力する符号化決定部、26は選択信号25に応じた符号化手法により、対象物画像情報23を符号化し、その符号化情報27と復号化手法情報28を出力する符号化部である。

また、符号化部26において、31から34はそれぞれ異なる符号化手法を実行する符号化器、35は選択信号25に応じて符号化器31~34を選択する符号化器選択部である。

[0006]

次に動作について説明する。

図14を参照しながら画像符号化装置の動作について説明する。

入力画像信号21は、対象物抽出部22に入力され、ここで画面を構成する複数の対象物画像が分離・抽出される。抽出された対象物画像情報23は、符号化決定部24において、複数個の符号化手法の中から入力された対象物画像情報23に適した符号化手法を選択し、選択信号25を出力する。具体的には、対象物画像の絵柄模様の複雑さや種類によって最適な符号化手法を求める。符号化後の発生情報量を比較して、最小情報量を与える符号化手法を選択することも有効である。一方、自然画像などを含む背景画像の領域には、従来から使用されている直交変換符号化を使用することが適当である。符号化決定部24により決定された選択信号25は、符号化部26に入力される。

符号化部26では、図15に示したように、符号化器選択部35により、選択信号25によって指定された符号化手法を実行する符号化器を、n個の符号化器31~34の中から選択して符号化を行う。符号化部26からは、符号化の結果得られた符号化情報27と復号化手法情報28を出力する。

[0007]

【発明が解決しようとする課題】

従来のハフマン符号化装置および復号化装置は以上のように構成されているので、生起確率の小さい情報源記号と小さくない情報源記号とに情報源を2分して、生起確率の小さい情報源記号に対しては伝送確率として生起確率の小さい情報源記号群の平均をとっている。このような方法をとっているので、国際標準符号化方式であるH. 261, H. 263やMPEG1, MPEG2, MPEG4などのように多くの確率が存在する情報源に対しては確率計算が煩雑になる上、2分された生起確率の小さい方の情報源記号に対する平均化された伝送確率の記号群が多くなる傾向にある。

同様に、受信側の方でも多くの確率が存在する情報源に対しては、復号の際に 伝送確率の計算が煩雑になり、かつ生成するハフマンテーブルが生起確率に応じ て多くなる。

さらに、送信側から受信側へ生起確率を送付する必要があった。これは上述した国際標準符号化方式である H. 261, H. 263やMPEG1, MPEG2, MPEG4などのように、多くの確率が存在する情報源に対して従来例を適用

すると、生起確率の小さくない方に分けられた情報源記号が多い場合には、それらの情報源記号に対応する生起確率を受信側へ送信する必要があり、かつ符号化している途中で別の符号化方式に対応しようとした場合は、また改めて新しい符号化方式に対応した生起確率を受信側に送付する必要があり、伝送効率の低下を招く。

また、従来例では従来例独自の方式のみしか対応できないので、例えば、上述 した国際標準符号化方式であるH. 261, H. 263やMPEG1, MPEG 2, MPEG4などの符号化方式の形式のストリームを符号化したり復号したり することはできず、他の符号化方式に対応する柔軟性に欠けている。

[0008]

また、図14および図15で示した従来の画像符号化装置では、入力画像に含まれる複数の対象物画像を抽出し、抽出された対象物画像に適した符号化手法を適用し、符号化情報と対象物画像の復号手法を示す情報を出力するような構成にしているが、例えば、相手局との通信を行う際に国際標準符号化方式を適用した場合、例えば、H.261, H.263やMPEG1, MPEG2, MPEG4では、1フレーム単位で(符号化方式によっては複数のフレームを1つのシーケンスとして)符号化することを前提としており、従来例のように1フレーム内を複数の対象画像に分割してそれぞれ別々の国際標準符号化方式にて符号化することは想定されていない。

また、従来例では符号化方式に変更がなくても1フレーム毎に復号手法(符号化手法)の情報を相手局に伝送する必要がある。

また、従来例の動作にて記述されているように、「符号化後の発生情報量を比較して、最小情報量を与える符号化手法を選択することも有効である」ことから、1フレームを複数の対象物画像に分解してそれらを予め用意したいくつかの符号化手法にてそれぞれ符号化しその中で最小情報量を与えるものを選ぶという動作のため、1フレームを符号化するまでに多くの処理を必要とするなどの課題があった。

[0009]

この発明は、上記のような課題を解消するためになされたものであり、独自の

可変長符号化に固執することなく、国際標準方式を含む様々な可変長符号化/復 号に対応できる可変長符号化装置および可変長復号装置を得ることを目的とする

[0010]

【課題を解決するための手段】

この発明に係る可変長符号化装置は、複数の画像信号からなるブロックのデータをスキャンの順序に従って連続する無意係数の個数と有意係数の値との組み合わせデータに変換するランレングス変換部と、連続する無意係数の個数と有意係数の値との組み合わせデータに応じたアドレス上に、その組み合わせデータに応じた可変長符号化コードとその可変長符号化コードの符号長とを記憶したテーブルメモリと、ランレングス変換部により変換された連続する無意係数の個数と有意係数の値との組み合わせデータに応じてテーブルメモリから可変長符号化コードとその可変長符号化コードの符号長とを読み出し、その読み出した可変長符号化コードをその読み出した符号長に応じて切り出して可変長符号化する可変長符号化コードをその読み出した符号長に応じて切り出して可変長符号化データを隙間なく順次記憶するバッファメモリと、バッファメモリに可変長符号化データを隙間なく順次記憶するバッファメモリと、バッファメモリに可変長符号化データが所定ビット数分記憶された場合にその所定ビット数分ピットシフトするシフタと、シフタにより所定ビット数分ピットシフトされた可変長符号化データを出力するデータ出力部と、各部または一部を起動制御するプロセッサとを備えたものである。

[0011]

この発明に係る可変長符号化装置は、テーブルメモリに、1ワードLビット幅を有し、最大mビット以下の可変長符号化コードをLビット幅の最上位ビット側から詰め、かつnビット(L=m+n)の可変長符号化コードの符号長をLビット幅の最下位ビット側に詰めたものである。

[0012]

この発明に係る可変長符号化装置は、可変長符号化部に、1ワードLビット幅のテーブルメモリから最下位ビット側のnビットの可変長符号化コードの符号長を読み出し、最上位ビット側から可変長符号化コードをその読み出した符号長分

切り出す可変長符号化データ切り出し部を備えたものである。

[0013]

この発明に係る可変長符号化装置は、テーブルメモリで、mビットに満たない可変長符号化コードの末尾に無意ビットを付加してmビットのデータにしたものである。

[0014]

この発明に係る可変長符号化装置は、プロセッサで、発生頻度が低い事象である場合には、その事象に応じた固定長符号化コードを符号化処理するものである

[0015]

この発明に係る可変長符号化装置は、プロセッサで、一連の可変長符号化処理の一部を行うものである。

[0016]

この発明に係る可変長復号装置は、受信したビットストリームを記憶するビッ トストリームレジスタと、複数の画像信号からなるブロックのデータをスキャン の順序に従って連続する無意係数の個数と有意係数の値との組み合わせに対応し た可変長符号化コードの符号長を記憶したテーブルメモリと、ビットストリーム レジスタから所定ビット数分読み出すデータ読み出し部と、データ読み出し部に より読み出したデータに基づいてテーブルメモリのアドレスを生成するアドレス 生成部と、テーブルメモリからアドレス生成部により生成されたアドレスのデー タを読み出し、そのデータから連続する無意係数の個数と有意係数の値と可変長 符号化コードの符号長とを切り出して可変長復号する可変長復号部と、ビットス トリームレジスタのデータを可変長復号部により切り出された可変長符号化コー ドの符号長分シフト演算して可変長復号された可変長符号化コード分のデータを 破棄するシフタと、ビットストリームレジスタに所定ビット数分以上の空きがあ る場合にそのビットストリームレジスタに受信したビットストリームを隙間なく 挿入するビットストリーム取り込み部と、可変長復号部により可変長復号された 連続する無意係数の個数と有意係数の値とに応じてスキャンの順序に従って複数 の画像信号からなるブロックのデータを生成する画像信号生成部と、各部または 一部を起動制御するプロセッサとを備えたものである。

[0017]

この発明に係る可変長復号装置は、テーブルメモリに、相手局との相互接続する際に使用される符号化方式に従い、連続する無意係数の個数と有意係数の値と可変長符号化コードの符号長とのビットフィールドを変えたデータを記憶するものである。

[0018]

この発明に係る可変長復号装置は、シフタで、ビットストリームレジスタのデータを最上位ビット側にシフト演算して、ビットストリーム取り込み部は、そのビットストリームレジスタの空きのうちの最上位ビット側からビットストリームを隙間なく挿入するものである。

[0019]

この発明に係る可変長復号装置は、ビットストリーム取り込み部で、所定ビット数分のビットストリームをビットストリームレジスタに挿入するものである。

[0020]

この発明に係る可変長復号装置は、ビットストリームレジスタに、1ワードNビット幅を有し、ビットストリーム取り込み部は、そのビットストリームレジスタにビットストリームを挿入した際に、有意ビットがNビットに満たない場合は、その挿入したビットストリームの末尾に無意ビットを付加して1ワードNビット幅のデータとするものである。

[0021]

この発明に係る可変長復号装置は、プロセッサで、固定長符号化コードを復号 処理するものである。

[0022]

この発明に係る可変長復号装置は、プロセッサで、一連の可変長復号処理の一 部を行うものである。

[0023]

【発明の実施の形態】

以下、この発明の実施の一形態を説明する。

実施の形態1.

* 図1はこの発明の実施の形態1による可変長符号化装置を示すブロック図であ り、図において、41は各部または一部を起動制御するプロセッサ、42は複数 の画像信号からなるブロックのデータをスキャンの順序に従って連続する無意係 数の個数(以下、ゼロラン数と言う)と有意係数の値(以下、レベル値と言う) との組み合わせデータに変換するランレングス変換部である。43はゼロラン数 とレベル値との組み合わせデータに応じたアドレス上に、その組み合わせデータ に応じた可変長符号化コードとその可変長符号化コードの符号長とを記憶したテ ーブルメモリ、44はランレングス変換部42により変換されたゼロラン数とレ ベル値との組み合わせデータに応じてテーブルメモリ43から可変長符号化コー ドとその可変長符号化コードの符号長とを読み出し、その読み出した可変長符号 化コードをその読み出した符号長に応じて切り出して可変長符号化する可変長符 号化部である。45は可変長符号化部44により可変長符号化された可変長符号 化データを隙間なく順次記憶するバッファメモリ、46はバッファメモリ45に 可変長符号化データが所定ビット数分記憶された場合にその所定ビット数分ビッ トシフトするシフタ、47はシフタ46により所定ビット数分ビットシフトされ た可変長符号化データを伝送路に出力するデータ出力部である。

[0024]

次に動作について説明する。

この実施の形態1では、テーブルメモリ43以外の各部の起動制御をプロセッサ41にて行う。起動制御はプロセッサ41より命令を実行することにより行われる。

なお、この実施の形態1では、入力する画像信号として8×8画素の正方画素 ブロックを扱う。これは、H. 261やMPEG2などの国際標準符号化方式に て扱われる代表的な画素ブロックである。図2は8×8画素ブロックのデータス キャン順を示す説明図である。この図2において数字の記載されていない部分に ついては無効データ「ゼロ」である。

ランレングス変換部42では、図2に示したようにジグザグに画素をスキャン しながら有意係数(非ゼロ係数:レベル値)か無意係数(ゼロ係数)かをチェッ クし、有意係数になるまで無意係数の個数(ゼロラン数)をカウントし、ゼロラン数とレベル値を出力する。図3は図2でのゼロラン数とレベル値、およびゼロラン数とレベル値の組み合わせ数を示す表図である。図3に示したように図2の場合ではゼロラン数とレベル値の組み合わせ数は「4」となる。

[0025]

図4はテーブルメモリのデータ内容を示す説明図である。このテーブルメモリには、ゼロラン数=0,1,2,・・・に応じたアドレス(address0,1,2,・・・)が記憶され、また、そのアドレスにレベル値の絶対値を加えたアドレスには、該当するゼロラン数とレベル値との組み合せに応じた可変長符号化コード(VLCコード)およびその可変長符号化コードのコード長(VLCコード長)が記憶されている。ここで、発生頻度が高いゼロラン数とレベル値との組み合せについては、その可変長符号化コードのコード長を短く、発生頻度が低いゼロラン数とレベル値との組み合せについては、その可変長符号化コードのコード長を長く設定されている。

可変長符号化部44では、ランレングス変換部42により供給されたゼロラン数をアドレスとしてテーブルメモリ43からデータを読み出す。この時、読み出されたデータはゼロラン数に対応した可変長符号化コードおよび可変長符号化コードのコード長が記憶されているエリアの先頭ポインタを示す。図4に示したように、例えば、ゼロラン数が「O」の場合は、まず「addressO」というポインタを読み出し、その「addressO」とレベル値の絶対値を加算したアドレス(addressO+レベル絶対値)からテーブルメモリ43のデータを読み出す。この時、読み出されるデータは、(Run, |Level|に対応するVLCコードと左記VLCコード長を多重したデータである。可変長符号化部44では、テーブルメモリ43から読み出したデータのうち、VLCコード長分に相当するVLCコードを切り出してバッファメモリ45に書き込む。

[0026]

図5は16ビット幅のバッファメモリのデータ更新を示す説明図である。バッファメモリ45では、最初に可変長符号化されたコードが「0101」であった場合、図5の上図に示したように「0101」と記憶する。次に可変長符号化さ

れたコードが「10011」であった場合は、図5の中図に示したように「0101元を記憶する。そして、図5の中図に示したようにバッファメモリ45に溜まったデータがバッファメモリ45のビット幅の半分を超えたかどうかをプロセッサ41にて判定し、超えた場合は破線部で囲われたバッファメモリ45のビット幅の半分のデータ分を、図5の下図に示したようにシフタ46にてシフト演算を行いデータを詰める。シフタ46にてシフトされたバッファメモリ45のビット幅の半分の容量のデータはデータ出力部47より伝送路に送付される。

[0027]

なお、上記実施の形態1では、図5にてバッファメモリ45のビット幅を16 ビットとしたが、他のビット幅でも良く、本願の内容を限定するものではない。

また、上記実施の形態1では、バッファメモリ45に記憶されたデータがバッファメモリ45のビット幅の半分を超えたかどうかをプロセッサ41にて判定し、超えた場合はバッファメモリ45のビット幅の半分をデータ出力部47より伝送路へ送付するようにしたが、バッファメモリ45に溜まった容量の閾値は、例えば、バッファメモリ45のビット幅の1/4や2/3を超えたらとしても良く、また他の閾値であっても良く、本願の内容を制限するものではない。

さらに、上記実施の形態1では、バッファメモリ45に記憶されたデータがバッファメモリ45のビット幅の半分を超えたかどうかをプロセッサ41にて判定していたが、バッファメモリ45に記憶したデータのビット数をカウントするカウンタを備えても良く、本願の内容を制限するものではない。

さらに、上記実施の形態1では、テーブルメモリ43以外の各部の起動制御を プロセッサ41にて行うようにしたが、プロセッサ41にてバス管理やメモリア クセス制御をしても良く、本願の内容を制限するものではない。

さらに、上記実施の形態1では、起動制御はプロセッサ41より命令を実行することにより行われるとしたが、命令の代わりに起動制御信号を配信しても良く、制御形体により本願を制限するものではない。

さらに、上記実施の形態1では、画像信号のスキャンは図2に示したように行ったが、別の順序で画像信号のスキャンを行っても良く、本願を制限するもので

はない。

さらに、上記実施の形態1では、入力する画像信号として8×8画素の正方画素ブロックを扱ったが、その他の画像信号群であっても良く、本願を制限するものではない。

さらに、いくつかの国際標準符号化方式のうちいずれかを選択して符号化を行う場合、相手局とのネゴシエーションにおいて符号化効率の良い符号化方式を選択し、選択された符号化方式に基づいた可変長符号データをテーブルメモリ43 にロードして可変長符号化をすれば良く、各種可変長符号データをテーブルメモリ43 リ43に予め全てロードする必要はなく、本願の内容を制限するものではない。

[0028]

以上のように、この実施の形態1によれば、各部または一部をプロセッサ41 から起動制御し、各種符号化方式に対応したデータをテーブルメモリ43に記憶 することで、独自の可変長符号化に固執することなく、国際標準方式を含むさま ざまな可変長符号化/復号に対応することができる。

また、バッファメモリ45に可変長符号化データを隙間なく順次記憶させ、バッファメモリ45に可変長符号化データが所定ビット数分記憶された場合にシフタ46によりその所定ビット数分ビットシフトするので、バッファメモリ45を効率良く利用することができる。

[0029]

実施の形態2.

図6はこの発明の実施の形態2によるテーブルメモリのデータ内容を示す説明図であり、このテーブルメモリ43は、1ワードLビット幅(Lは任意の自然数)を有し、最大mビット以下(mは任意の自然数)のVLCコードをLビット幅の最上位ビット側から詰め、かつnビット(nは任意の自然数でL=m+n)のVLCコード長をLビット幅の最下位ビット側に詰めたものである。

[0030]

次に動作について説明する。

上記実施の形態1では、図4に示したように、テーブルメモリ43に記憶されたVLCコードとVLCコード長との各データの記憶書式を指定していなかった

が、この実施の形態2では、図6に示したように、VLCコードを最上位ビット側から詰め、VLCコード長を最下位ビット側に詰めて記憶する。テーブルメモリ43の1ワードのビット幅はLビットで、Lビットのうち最上位ビット側のmビットはVLCコードを記憶する領域、最下位ビット側のnビットは左記VLCコード長を記憶する領域である。なお、L,m,nの関係は、L=m+nである。mビットに満たないVLCコードをmビット領域に記憶する場合、mビット領域の最下位ビット側から記憶しても良いが、この実施の形態2では、図6に示したように、最上位ビット側から詰めた形で記憶する。

[0031]

以上のように、この実施の形態2によれば、テーブルメモリ43にVLCコードを最上位ビット側から詰め、VLCコード長を最下位ビット側に詰めて記憶したので、テーブルメモリ43からのVLCコードおよびVLCコード長の読み出しが容易になる。

[0032]

実施の形態3.

図7はこの発明の実施の形態3による可変長符号化部の詳細を示すブロック図であり、図において、51はゼロラン数およびレベル値に応じてテーブルメモリ43のアドレスを生成するテーブルメモリアドレス生成部、52はテーブルメモリ43の生成されたアドレスから最下位ビット側のnビットのVLCコード長を読み出し、最上位ビット側からVLCコードをその読み出したVLCコード長分切り出す可変長符号化データ切り出し部である。

[0033]

次に動作について説明する。

図7において、図6に示したテーブルメモリ43からVLCコードを読み出すには、まず、テーブルメモリアドレス生成部51により、ゼロラン数からアドレスを計算し、そのアドレスに対応するVLCコードが記憶されている先頭ポインタをテーブルメモリ43から読み出す。さらに、テーブルメモリアドレス生成部51では、読み出した先頭ポインタにレベル値を加算してアドレスを算出し、可変長符号化データ切り出し部52により、テーブルメモリ43から算出されたア

ドレスのデータを読み出す。この時、読み出されたデータは、図6に示したように、1ワードLビット幅データのうち、最上位ビット側のmビット領域の最上位ビット側に詰めた形でVLCコードが記憶されているので、可変長符号化データ切り出し部52により、Lビット幅データのうち、最下位ビット側のnビットに記憶されているVLCコード長分だけ1ワードLビット幅データの最上位ビット側から切り出す。

[0034]

なお、上記実施の形態3では、アドレス生成および可変長符号化データ切り出しは可変長符号化部44の内部のテーブルメモリアドレス生成部51および可変長符号化データ切り出し部52にて行ったが、アドレス生成および可変長符号化データ切り出しが行えれば良く、例えば、プロセッサ41など他の所で処理しても良く、本願を制限するものではない。

[0035]

以上のように、この実施の形態3によれば、可変長符号化データ切り出し部5 2により、テーブルメモリ43の最下位ビット側のnビットのVLCコード長を 読み出し、最上位ビット側からVLCコードをその読み出したVLCコード長分 切り出すので、テーブルメモリ43からのVLCコードの読み出しが容易になる

[0036]

実施の形態4.

この実施の形態4では、テーブルメモリ43で、mビットに満たない可変長符号化コードの末尾に無意ビットを付加してmビットのデータにするものである。

[0037]

次に動作について説明する。

上記実施の形態2では、図6に示したように、VLCコードは最上位ビット側から詰めて記憶しているが、mビットの領域のうち常時mビットのVLCコードが記憶されているわけではない。そこで、図6の中でmビットに満たないVLCコードの場合は、そのVLCコードの末尾に無意ピット(この実施の形態4では「0」とする)を付加してmビットデータとする。無意ビットを付加するのは可

変長符号化コード記憶領域のmビットと可変長符号化コードの符号長記憶領域の nビットとを足すとテーブルメモリ43のワード幅Lビット(L=m+n)にな るからである。

[0038]

以上のように、この実施の形態4によれば、テーブルメモリ43で、mビット に満たない可変長符号化コードの末尾に無意ビットを付加してmビットのデータ にしたので、テーブルメモリ43で記憶されるデータを、1ワード分のビット幅 に統一することができ、統一したデータ転送が可能となり、データの取り扱いが 容易になる。

[0039]

実施の形態5.

この実施の形態5では、プロセッサ41で、発生頻度が低い事象である場合には、その事象に応じた固定長符号化コードを符号化処理するものである。

[0040]

次に動作について説明する。

上記実施の形態では、可変長符号化コードの場合について示したが、例えば、H. 261やMPEG2などの国際標準符号化方式では、発生頻度の低い事象については可変長符号化コードを割り当てずに固定長符号化コードにて符号化を行うことがある。プロセッサ41にて発生頻度の低い事象かどうかを判断し、発生頻度の低い事象についてはプロセッサ41にて符号化処理し、固定長符号化コードを出力する。これは、発生頻度の低い事象を符号化処理するためにまれにしか動作処理しない処理部を設けるより、ソフトウエア処理にて柔軟に対応できるプロセッサ41にて符号化処理した方が動作処理時間という点で効率的だからである。

[0041]

以上のように、この実施の形態5によれば、プロセッサ41で、発生頻度が低い事象である場合には、その事象に応じた固定長符号化コードを符号化処理するので、発生頻度が低い事象における符号化処理を効率良く行うことができる。

[0042]

実施の形態6.

この実施の形態では、プロセッサ41で、一連の可変長符号化処理の一部を行うようにしたものである。

[0043]

次に動作について説明する。

上記実施の形態では、一連の可変長符号化処理を各部にて行うようにしたが、 アドレス生成やシフト処理やその他一部の処理などをプロセッサ41にて処理を 行っても良い。ただし、図1に示したように、プロセッサ41が各部の動作制御 をしているのは並列処理も考慮しているためであり、プロセッサ41の内部でシ ーケンシャルに全ての可変長符号化処理を行うのは効率的ではないのは言うまで もない。

[0044]

以上のように、この実施の形態6によれば、プロセッサ41で、一連の可変長符号化処理の一部を行うようにしたので、プロセッサ41と各部とで並列処理や分散処理を行うことができ、処理を効率良く行うことができる。

[0045]

実施の形態7.

図8はこの発明の実施の形態7による可変長復号装置を示すブロック図であり、図において、61は各部または一部を起動制御するプロセッサ、62は受信したビットストリームを記憶するビットストリームレジスタである。63は複数の画像信号からなるブロックのデータをスキャンの順序に従って連続する無意係数の個数(以下、ゼロラン数と言う)と有意係数の値(以下、レベル値と言う)との組み合わせに対応した可変長符号化コードの符号長を記憶したテーブルメモリ、64はビットストリームレジスタ62から所定ビット数分読み出すデータ読み出し部である。65はデータ読み出し部64により読み出したデータに基づいてテーブルメモリ63のアドレスを生成するアドレス生成部、66はテーブルメモリ63からアドレス生成部65により生成されたアドレスのデータを読み出し、そのデータからゼロラン数とレベル値と可変長符号化コードの符号長とを切り出して可変長復号する可変長復号部である。67はビットストリームレジスタ62

のデータを可変長復号部66により切り出された可変長符号化コードの符号長分シフト演算して可変長復号された可変長符号化コード分のデータを破棄するシフタ、68はピットストリームレジスタ62に所定ビット数分以上の空きがある場合にそのピットストリームレジスタ62に受信したビットストリームを隙間なく挿入するピットストリーム取り込み部、69は可変長復号部66により可変長復号されたゼロラン数とレベル値とに応じてスキャンの順序に従って複数の画像信号からなるブロックのデータを生成する画像信号生成部である。

[0046]

次に動作について説明する。

この実施の形態7では、テーブルメモリ63以外の各部の起動制御をプロセッサ61にて行う。起動制御はプロセッサ61より命令を実行することにより行われる。

なお、この実施の形態7では、出力する画像信号として8×8画素の正方画素 ブロックを扱う。これは、H. 261やMPEG2などの国際標準方式にて扱われる代表的な画素ブロックである。

受信したビットストリームは、ビットストリーム取り込み部68によって16 ビット幅のビットストリームレジスタ62に取り込まれる。

[0047]

図9はテーブルメモリのデータ内容を示す説明図であり、この図9に示したように、テーブルメモリ63には可変長符号化コードに対応したゼロラン数とレベル値とコード長が1ワードに多重されている。データ読み出し部64によりビットストリームレジスタ62からアドレシングに必要な所定ビット数分を読み出し、アドレス生成部65に供給する。

可変長復号部66により、アドレス生成部65に対してテーブルメモリ63へのアドレス出力要求が出されると、アドレス生成部65は、データ読み出し部64から入力したデータをアドレスとしてテーブルメモリ63に送出する。

[0048]

可変長復号部66では、送出されたアドレスに対応するデータをテーブルメモ リ63から読み出す。この時、図9に示したように、1ワードに可変長符号化コ ードに対応したゼロラン数とレベル値とコード長が多重されているため、それぞれ別々のデータとして切り出す。それぞれ切り出されたデータのうち、コード長はシフタ67に、ゼロラン数とレベル値は画像信号生成部69に供給される。

シフタ67では、可変長復号部66より入力されたコード長分、すなわち可変 長復号部66にて復号された可変長符号化コードに相当するコード長分、ビット ストリームレジスタ62のデータをシフトして破棄する。そして、シフタ67より、破棄した分のコード長をビットストリーム取り込み部68に通知する。

図10はビットストリームレジスタのデータ更新を示す説明図であり、この図10の上段に示したように「0101100110110011」というデータが記憶されていたとする。今、可変長復号部66にて可変長復号されたコードが「010110011」という9ビット幅のコードであった場合、シフタ67にてビットストリームレジスタ62より、今、可変長復号した9ビットのデータを破棄する(図10の上から2段目から3段目への動作)。ビットストリーム取り込み部68では、シフタ67より供給されたコード長を累算し、累算されたコード長がピットストリームレジスタ62のデータ幅の半分のビット長(8ビット)を超えるかどうかを判定する。図10では、一度に復号されたコード長が9ビットなので、ビットストリームレジスタ62のデータ幅の半分のビット長を超えるため、ビットストリームレジスタ62に追加書き込みする(図10の最下段)。この時、ビットストリーム取り込み部68では、フード長累算値をゼロリセットする。

画像信号生成部69では、入力したゼロラン数とレベル値に従い、図2に示したスキャンの順序で画像信号を生成する。

[0049]

なお、上記実施の形態7では、ビットストリームレジスタ62のビット幅を1 6ビットとしたが、他のビット幅でも良く、本願の内容を限定するものではない

また、上記実施の形態7では、出力する画像信号として8×8画素の正方画素 ブロックを扱ったが、その他の画像信号群であっても良く、本願を制限するもの ではない。

さらに、上記実施の形態7では、データ読み出し部64、アドレス生成部65 、可変長復号部66と分けたが、可変長復号部66に統合して処理を行っても良 く、本願を制限するものではない。

さらに、上記実施の形態7では、ビットストリームレジスタ62に記憶されたデータがビットストリームレジスタ62のビット幅の半分を超えたかどうかをビットストリーム取り込み部68にて判定し、超えた場合は累算されたコード長分の新規ビットストリームをビットストリームレジスタ62に送付するようにしたが、ビットストリームレジスタ62に溜まった容量の閾値は、例えば、ビットストリームレジスタ62に溜まった容量の閾値は、例えば、ビットストリームレジスタ62のビット幅の1/4や2/3の超えたらとしても良く、また、他の閾値であっても良く、本願の内容を制限するものではない。

さらに、上記実施の形態7では、ビットストリームレジスタ62に記憶された データがビットストリームレジスタ62のビット幅の半分を超えたかどうかをビットストリーム取り込み部68にて判定したが、プロセッサ61などにて判定しても良く、本願の内容を制限するものではない。

さらに、上記実施の形態7では、画像信号のスキャンを図2に示したように行ったが、別の順序で画像信号のスキャンを行っても良く、本願を制限するものではない。

さらに、上記実施の形態7では、テーブルメモリ63以外の各部の起動制御を プロセッサ61にて行うようにしたが、プロセッサ61にてバス管理やメモリア クセス制御をしても良く、本願の内容を制限するものではない。

さらに、上記実施の形態7では、相手局とのネゴシエーションにより定められ た符号化方式に従った可変長符号データをテーブルメモリ63にロードすれば良 く、各種可変長符号データをテーブルメモリ63に予め全てロードする必要はな く、本願の内容を制限するものではない。

[0050]

以上のように、この実施の形態7によれば、各部または一部をプロセッサ61 から起動制御し、各種符号化方式に対応したデータをテーブルメモリ63に記憶 することで、独自の可変長符号化に固執することなく、国際標準方式を含むさま ざまな可変長符号化/復号に対応することができる。

また、シフタ67により、ビットストリームレジスタ62のデータを可変長復号部66により切り出された可変長符号化コードの符号長分シフト演算して可変長復号された可変長符号化コード分のデータを破棄し、ビットストリーム取り込み部68により、ビットストリームレジスタ62に所定ビット数分以上の空きがある場合にそのビットストリームレジスタ62に受信したビットストリームを隙間なく挿入するので、ビットストリームレジスタ62を効率良く利用することができる。

さらに、ビットストリーム取り込み部68によるビットストリームの取り込みと、可変長復号部66による復号処理を並列処理することができるので、効率良く処理を行うことができる。

[0051]

実施の形態8.

図11はこの発明の実施の形態8によるテーブルメモリのデータ内容を示す説明図であり、図において、テーブルメモリ63は、相手局との相互接続する際に使用される符号化方式A, Bに従い、ゼロラン数とレベル値と可変長符号化コードの符号長とのビットフィールドを変えたデータを記憶するようにしたものである。

[0052]

次に動作について説明する。

上記実施の形態7では、図9に示したようなテーブルメモリ63を使用したが、相手局との相互接続する際に使用される符号化方式によっては、図9とは違うビットフィールドのデータが必要になる場合がある。このような異なる符号化方式に対応できるように、図11に示したようなデータを用意することによって対応することができる。この場合、相手局との相互接続する際に使用される符号化方式に応じたデータをテーブルメモリ63にロードすることにより対応すれば良く、必ずしも取り扱う全てのデータをテーブルメモリ63に予め記憶している必要はないのは明白であり、本願を制限するものではない。

[0053]

以上のように、この実施の形態8によれば、テーブルメモリ63に、相手局との相互接続する際に使用される符号化方式A, Bに従い、ゼロラン数とレベル値と可変長符号化コードの符号長とのビットフィールドを変えたデータを記憶するようにしたので、相手局とのネゴシエーションにより定められた符号化方式に柔軟に対応することができる。

[0054]

実施の形態9.

この実施の形態9では、シフタ67で、ビットストリームレジスタ62のデータを最上位ビット側にシフト演算して、ビットストリーム取り込み部68で、そのビットストリームレジスタ62の空きのうちの最上位ビット側からビットストリームを隙間なく挿入するようにしたものである。

[0055]

次に動作について説明する。

上記実施の形態7では、シフタ67によるビットストリームレジスタ62のシフト方向(データ破棄の方向)について特に指定していなかったが、図10において、左側が最上位ビット側としても良く、本願を制限するものではない。

[0056]

以上のように、この実施の形態9によれば、シフタ67で、ビットストリーム レジスタ62のデータを最上位ビット側にシフト演算して、ビットストリーム取 り込み部68で、そのビットストリームレジスタ62の空きのうちの最上位ビッ ト側からビットストリームを隙間なく挿入するようにしたので、ピットストリー ムレジスタ62におけるビットストリームの処理を容易に行うことができる。

[0057]

実施の形態10.

この実施の形態10では、ビットストリーム取り込み部68で、所定ビット数分のビットストリームをビットストリームレジスタ62に挿入するようにしたものである。

[0058]

次に動作について説明する。

上記実施の形態では、累算コード長がビットストリームレジスタ62のデータ幅の半分のビット長を超えた場合、ビットストリーム取り込み部68では受信ビットストリームより累算コード長分のコードをビットストリームレジスタ62に追加書き込みするようにしたが、一律ビットストリームレジスタ62のデータ幅の半分のビット長(8ビット)としても良く、ストリームを新規追加する条件や新規追加挿入するビット幅によって、本願が制限されるものではない。

[0059]

以上のように、この実施の形態10によれば、ビットストリーム取り込み部68で、所定ビット数分のビットストリームをビットストリームレジスタ62に挿入するようにしたので、所定ビット数を効率の良い所定値に設定すれば、ビットストリームレジスタ62およびビットストリーム取り込み部68を効率良く利用することができる。

[0060]

実施の形態11.

この実施の形態11では、ビットストリームレジスタ62に、1ワードNビット幅(Nは任意の自然数)を有し、ビットストリーム取り込み部68は、そのビットストリームレジスタ62にビットストリームを挿入した際に、有意ビットがNビットに満たない場合は、その挿入したビットストリームの末尾に無意ビットを付加して1ワードNビット幅のデータとするものである。

[0061]

次に動作について説明する。

上記実施の形態10では、一律所定のビット数分のビットストリームを新規挿入するようにしたが、ビットストリームレジスタ62に記憶されている復号されるべき有意ビットがビットストリームレジスタ62のNビット幅(この実施の形態では16bit)に満たない場合は、無意ビットを付加しても良く、本願を制限するものではない。

なお、ビットストリームレジスタ62からデータの読み出した際の無意ピットの判定は、プロセッサ61が行うようにしておけば、デーブルメモリ63のアドレスを生成する際に問題が生じることはない。

[0062]

以上のように、この実施の形態11によれば、ビットストリーム取り込み部6 8は、そのビットストリームレジスタ62の有意ビットがNビットに満たない場合は、その挿入したビットストリームの末尾に無意ビットを付加して1ワードN ビット幅のデータとしたので、データの取り扱いを容易にすることができる。

[0063]

実施の形態12.

この実施の形態12では、プロセッサ61で、固定長符号化コードを復号処理 するようにしたものである。

[0064]

次に動作について説明する。

上記実施の形態では、可変長符号化コードを復号する場合について示したが、例えば、H. 261やMPEG2などの国際標準符号化方式では、発生頻度の低い事象については可変長符号化コードを割り当てずに固定長符号化コードにて符号化されることがある。この場合、プロセッサ61により、固定長符号化コードであるかどうかを判定し(例えば、テーブルメモリ63に符号化コードに対応するゼロラン数などを記憶したワードデータが存在しない場合など)、固定長符号化コードの場合は復号処理をする。これは、発生頻度の低い固定長符号化コードを復号処理するためにまれにしか動作処理しない処理部を設けるより、ソフトウエア処理にて柔軟に対応できるプロセッサ61にて復号処理した方が動作処理時間という点で効率的だからである。

[0065]

以上のように、この実施の形態12によれば、プロセッサ61で、固定長符号 化コードを復号処理するようにしたので、発生頻度が低い事象における復号処理 を効率良く行うことができる。

[0066]

実施の形態13.

この実施の形態13では、プロセッサ61で、一連の可変長復号処理の一部を 行うようにしたものである。 [0067]

次に動作について説明する。

上記実施の形態では、一連の可変長復号処理を各部にて行うようにしたが、アドレス生成やシフト処理やその他一部の処理などをプロセッサ61により、処理を行っても良い。ただし、図8に示したように、プロセッサ61が各部の動作制御をしているのは並列処理も考慮しているためで、プロセッサ61の内部でシーケンシャルに全ての可変長復号処理を行うのは効率的ではないのは言うまでもない。

[0068]

以上のように、この実施の形態13によれば、プロセッサ61で、一連の可変 長復号処理の一部を行うようにしたので、プロセッサ61と各部とで並列処理や 分散処理を行うことができ、処理を効率良く行うことができる。

[0069]

【発明の効果】

以上のように、この発明によれば、複数の画像信号からなるブロックのデータをスキャンの順序に従って連続する無意係数の個数と有意係数の値との組み合わせデータに変換するランレングス変換部と、連続する無意係数の個数と有意係数の値との組み合わせデータに応じたアドレス上に、その組み合わせデータに応じた可変長符号化コードとその可変長符号化コードの符号長とを記憶したテーブルメモリと、ランレングス変換部により変換された連続する無意係数の個数と有意係数の値との組み合わせデータに応じてテーブルメモリから可変長符号化コードとその可変長符号化コードとその可変長符号化コードの符号長とを読み出し、その読み出した可変長符号化コードとその読み出した符号長に応じて切り出して可変長符号化する可変長符号化コードをその読み出した符号長に応じて切り出して可変長符号化データを隙間なく順次記憶するバッファメモリと、バッファメモリに可変長符号化データを隙間なく順次記憶するバッファメモリと、バッファメモリに可変長符号化データが所定ビット数分配憶された場合にその所定ビット数分ビットシフトするシフタと、シフタにより所定ビット数分ピットシフトされた可変長符号化データを出力するデータ出力部と、各部または一部を起動制御するプロセッサとを備えるように構成したので、各部または一部をプロセッサから起動制御し、各種符号化方式に対応

したデータをテーブルメモリに記憶することで、独自の可変長符号化に固執する ことなく、国際標準方式を含むさまざまな可変長符号化/復号に対応することが できる。

また、バッファメモリに可変長符号化データを隙間なく順次記憶させ、バッファメモリに可変長符号化データが所定ビット数分記憶された場合にシフタによりその所定ビット数分ビットシフトするので、バッファメモリを効率良く利用することができる効果が得られる。

[0070]

また、この発明によれば、テーブルメモリに、1ワードLビット幅を有し、最大mビット以下の可変長符号化コードをLビット幅の最上位ビット側から詰め、かつnビット(L=m+n)の可変長符号化コードの符号長をLビット幅の最下位ビット側に詰めるように構成したので、テーブルメモリからの可変長符号化コードおよび可変長符号化コードの符号長の読み出しを容易にすることができる効果が得られる。

[0071]

さらに、この発明によれば、可変長符号化部に、1ワードLビット幅のテーブルメモリから最下位ビット側のnビットの可変長符号化コードの符号長を読み出し、最上位ビット側から可変長符号化コードをその読み出した符号長分切り出す可変長符号化データ切り出し部を備えるように構成したので、テーブルメモリからの可変長符号化コードの読み出しを容易にすることができる効果が得られる。

[0072]

さらに、この発明によれば、テーブルメモリで、mビットに満たない可変長符号化コードの末尾に無意ビットを付加してmビットのデータにするように構成したので、テーブルメモリで記憶されるデータを、1ワード分のビット幅に統一することができ、統一したデータ転送が可能となり、データの取り扱いを容易にすることができる効果が得られる。

[0073]

さらに、この発明によれば、プロセッサで、発生頻度が低い事象である場合には、その事象に応じた固定長符号化コードを符号化処理するように構成したので

、発生頻度が低い事象における符号化処理を効率良く行うことができる効果が得られる。

[0074]

さらに、この発明によれば、プロセッサで、一連の可変長符号化処理の一部を 行うように構成したので、プロセッサと各部とで並列処理や分散処理を行うこと ができ、処理を効率良く行うことができる効果が得られる。

[0075]

さらに、この発明によれば、受信したビットストリームを記憶するビットスト リームレジスタと、複数の画像信号からなるブロックのデータをスキャンの順序 に従って連続する無意係数の個数と有意係数の値との組み合わせに対応した可変 長符号化コードの符号長を記憶したテーブルメモリと、ビットストリームレジス タから所定ビット数分読み出すデータ読み出し部と、データ読み出し部により読 み出したデータに基づいてテーブルメモリのアドレスを生成するアドレス生成部 と、テーブルメモリからアドレス生成部により生成されたアドレスのデータを読 み出し、そのデータから連続する無意係数の個数と有意係数の値と可変長符号化 コードの符号長とを切り出して可変長復号する可変長復号部と、ビットストリー ムレジスタのデータを可変長復号部により切り出された可変長符号化コードの符 号長分シフト演算して可変長復号された可変長符号化コード分のデータを破棄す るシフタと、ビットストリームレジスタに所定ビット数分以上の空きがある場合 にそのビットストリームレジスタに受信したビットストリームを隙間なく挿入す るビットストリーム取り込み部と、可変長復号部により可変長復号された連続す る無意係数の個数と有意係数の値とに応じてスキャンの順序に従って複数の画像 信号からなるブロックのデータを生成する画像信号生成部と、各部または一部を 起動制御するプロセッサとを備えるように構成したので、各部または一部をプロ セッサから起動制御し、各種符号化方式に対応したデータをテーブルメモリに記 憶することで、独自の可変長符号化に固執することなく、国際標準方式を含むさ まざまな可変長符号化/復号に対応することができる。

また、シフタにより、ビットストリームレジスタのデータを可変長復号部により切り出された可変長符号化コードの符号長分シフト演算して可変長復号された

可変長符号化コード分のデータを破棄し、ビットストリーム取り込み部により、 ビットストリームレジスタに所定ビット数分以上の空きがある場合にそのビット ストリームレジスタに受信したビットストリームを隙間なく挿入するので、ビッ トストリームレジスタを効率良く利用することができる。

さらに、ビットストリーム取り込み部によるビットストリームの取り込みと、 可変長復号部による復号処理を並列処理することができ、効率良く処理を行うこ とができる効果が得られる。

[0076]

さらに、この発明によれば、テーブルメモリに、相手局との相互接続する際に使用される符号化方式に従い、連続する無意係数の個数と有意係数の値と可変長符号化コードの符号長とのビットフィールドを変えたデータを記憶するように構成したので、相手局とのネゴシエーションにより定められた符号化方式に柔軟に対応することができる効果が得られる。

[0077]

さらに、この発明によれば、シフタで、ビットストリームレジスタのデータを 最上位ビット側にシフト演算して、ビットストリーム取り込み部は、そのビット ストリームレジスタの空きのうちの最上位ビット側からビットストリームを隙間 なく挿入するように構成したので、ビットストリームレジスタにおけるビットス トリームの処理を容易に行うことができる効果が得られる。

[0078]

さらに、この発明によれば、ビットストリーム取り込み部で、所定ビット数分のピットストリームをビットストリームレジスタに挿入するように構成したので、所定ビット数を効率の良い所定値に設定すれば、ビットストリームレジスタおよびビットストリーム取り込み部を効率良く利用することができる効果が得られる。

[0079]

さらに、この発明によれば、ビットストリームレジスタに、1ワードNビット幅を有し、ビットストリーム取り込み部は、そのビットストリームレジスタにビットストリームを挿入した際に、有意ビットがNビットに満たない場合は、その

挿入したビットストリームの末尾に無意ビットを付加して1ワードNビット幅の データとするように構成したので、データの取り扱いを容易にすることができる 効果が得られる。

[0080]

さらに、この発明によれば、プロセッサで、固定長符号化コードを復号処理するように構成したので、発生頻度が低い事象における復号処理を効率良く行うことができる効果が得られる。

[0081]

さらに、この発明によれば、プロセッサで、一連の可変長復号処理の一部を行うように構成したので、プロセッサと各部とで並列処理や分散処理を行うことができ、処理を効率良く行うことができる効果が得られる。

【図面の簡単な説明】

- 【図1】 この発明の実施の形態1による可変長符号化装置を示すブロック 図である。
 - 【図2】 8×8画素ブロックのデータスキャン順を示す説明図である。
- 【図3】 ゼロラン数とレベル値、およびゼロラン数とレベル値の組み合わせ数を示す表図である。
 - 【図4】 テーブルメモリのデータ内容を示す説明図である。
 - 【図5】 16bit幅のバッファメモリのデータ更新を示す説明図である
- 【図 6 】 この発明の実施の形態 2 によるテーブルメモリのデータ内容を示す説明図である。
- 【図7】 この発明の実施の形態3による可変長符号化部の詳細を示すプロック図である。
- 【図8】 この発明の実施の形態7による可変長復号装置を示すブロック図である。
 - 【図9】 テーブルメモリのデータ内容を示す説明図である。
 - 【図10】 ビットストリームレジスタのデータ更新を示す説明図である。
 - 【図11】 この発明の実施の形態8によるテーブルメモリのデータ内容を

示す説明図である。


- 【図12】 従来のハフマン符号化装置を示すブロック図である。
- 【図13】 従来のハフマン復号化装置を示すブロック図である。
- 【図14】 従来の画像符号化装置を示すブロック図である。
- 【図15】 従来の符号化部の詳細を示すブロック図である。

【符号の説明】

41,61 プロセッサ、42 ランレングス変換部、43,63 テーブルメモリ、44 可変長符号化部、45 バッファメモリ、46,67 シフタ、47 データ出力部、51 テーブルメモリアドレス生成部、52 可変長符号化データ切り出し部、62 ビットストリームレジスタ、64 データ読み出し部、65 アドレス生成部、66 可変長復号部、68 ビットストリーム取り込み部、69 画像信号生成部。

【書類名】 図面

【図1】



【図2】

1 0	9	<u> </u>		٥٠٠		
9-	, , , 5	0	_0_			
0	0	0-				-
9	0					
12						
	~	*				
				ū	 	


【図3】

ゼロラン数	レベル値	(ゼロラン+レベル) の数
0	10	4
3	5	
0	-1	
4	12	

【図4】

	X=0) X=1)	数=0) 数=1)	数=0) 数=1)	数=2)			1	左記VLCコード長	左記VLCコード長	:	1	左記VLCコード長	左記VLCコード長	•••	-	左記VLCコード長	左記VLCコード長	:
データ内容	address0 (ゼロラン数=0)	address1 (ゼロラン数=1)	address2 (ゼロラン数=2)	•••	• • •		(Run, Level)= $(0, 1)$ ∂ VLC \Box - F	(Run, Level)= $(0,2)$ ω VLC \exists – $\$	•	-	(Run, Level)= $(1, 1)$ θ VLC \exists - \exists	(Run, Level)= $(1,2)\omega VLC \exists - \exists$	•••	-	(Run, Level)= $(2, 1)$ θ VLC $\exists - \exists$	(Run, Level)=(2,2)のVLC⊐ード	•••	
アドレス	0000	1000	2000	:	:	address0	address0+1	address0+2	:	address1	ddress1+1	address1+2	:	address2	address2+1	address2+2		


【図5】




【図6】

						ı	左記VLCコード長	左記VLCコード長	:	1	左記VLCコード長	左記VLCコード長	:	ļ	左記VLCコード長	左記VLCコード長		nピット	
データ内容	address0 (ゼロラン数=0)	address1 (ゼロラン数=1)	address2 (ゼロラン数=2)	•••		_	(Run, Level)=(0, 1)のVLCコード	(Run, Level)=(0,2)のVLCコード	:	1	(Run, Level)=(1, 1)のVLCコード	(Run, Level)=(1,2)のVLC⊐ード	••	1	(Run, Level)=(2, 1)のVLCコード	(Run, Level)=(2,2)のVLCコード	: 0	mピット	Lピット(L=m+n)
アドレス	0000	0001	0002	:	: :	address0	address0+1	address0+2	:	address1	address1+1	address1+2	!	address2	address2+1	address2+2	:	•	

【図7】



【図8】




【図9】

アドレス

データ内容

address1	ゼロラン数=0	レベル値=1	コード長
address2	ゼロラン数=0	レベル値=2	コード長
•••	•••	•••	•••
•••	•••	•••	•••

【図10】



【図11】

7	ĸ	レ	ス
,	1 -	$\boldsymbol{\nu}$	\sim

データ内容

address1	ゼロラン数=0	レベル値=1	コード長
address2	ゼロラン数=0	レベル値=2	コード長
	•••	•••	•••
•••	•••	•••	•••

符号化方式A


アドレス

データ内容


address1	ゼロラン数=0	.レベル値=1	コード長
address2	ゼロラン数=0	レベル値=2	コード長
•••	•••		•••
•••	•••		•••

符号化方式B


【図12】




【図13】



【図14】



【図15】



特2000-119999

【書類名】 要約書

【要約】

【課題】 独自の可変長符号化に固執することなく、国際標準方式を含む様々な可変長符号化/復号に対応できる可変長符号化装置を得る。

【解決手段】 複数の画像信号からなるブロックのデータをスキャンの順序に従ってゼロラン数とレベル値とに変換するランレングス変換部42と、ゼロラン数とレベル値とに応じたアドレス上に、VLCコードとVLCコード長とを記憶したテーブルメモリ43と、ランレングス変換部42により変換されたゼロラン数とレベル値とに応じてテーブルメモリ43からVLCコードとVLCコード長とを読み出し、VLCコードをVLCコード長に応じて切り出して可変長符号化する可変長符号化部44とを備えた。

【選択図】 図1

出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社